Branchenspezifische Herausforderungen

Die Wafer-Reinigung ist eine wesentliche Funktion, die während der Halbleiterherstellung viele Male wiederholt werden muss. Mit Gerätegeometrien, die unter 20 nm schrumpfen, und dem Einführen neuer Materialien, steigt die Anzahl an Reinigungsschritten mit einer aggressiven Geschwindigkeit. Kompliziertere Reinigungsprozesse verlängern die Bearbeitungszeiten und erhöhen den Bedarf an eine höhere Gesamtproduktivität. Ausgereifte Reinigungsfunktionen sind unerlässlich, um zusätzliche technische Herausforderungen zu meistern. Beispielsweise erfordert eine Mehrfachstrukturierung eine zerfallsichere Trocknung und beschädigungsfreie Partikelentfernung. Reinigungsprozesse, die Materialverluste streng am untersten Limit halten, sind für FinFET, 3D NAND und andere 3D-Strukturen unerlässlich.

Hauptvorteile der Lam-Produkte

• Niedrige Fehlerraten durch fortschrittliche Konstruktion der Prozesskammer
• Optimierter Höchstdurchsatz mit bis zu 16 Prozesskammern
• Biegefreies Trocknen für Strukturen mit hohem Aspektverhältnis
• Hocheffiziente, beschädigungsfreie Partikelentfernung mit geschützter Technologie
• Gleichmäßigkeit innerhalb der Wafer mittels einer einzigartigen Verteilungstechnologie, um Materialverluste zu kontrollieren

HERAUSFORDERUNGEN FÜR DIE INDUSTRIE

Waferreinigung ist eine kritische Funktion, die bei Halbleiterherstellungsprozessen von der Ausbildung von Funktionselementen bis zum Verpacken viele Male wiederholt werden muss. Mit der fortschreitenden Verkleinerung der Funktionselemente und der Einführung neuer Materialien wächst die Anzahl der Reinigungsschritte rasant. Außerdem gelten für die verschiedenen Schritte unterschiedliche Selektivitäts- und Fehlstellenanforderungen, die zur Erhöhung der Komplexität des Herstellungsprozesses beitragen. Für die nächste Generation von Funktionselementen müssen die Reinigungsverfahren mehreren Herausforderungen gerecht werden. Mehrfachstrukturierungsansätze erfordern zum Beispiel Trocknungsvorgänge ohne Kollabierung der Strukturen und beschädigungsfreie Partikelbeseitigung. Reinigungsverfahren mit präziser Steuerung der Materialverluste sind kritisch für FinFET-Transistor-Struktureinheiten, insbesondere bei heterogenen FinFETs. Bei Speicherbausteinen, die Strukturen mit hohen Tiefen/Breiten-Verhältnissen enthalten, müssen Rückstände vollständig entfernt werden, ohne mechanische Beschädigungen oder größere Einkerbungen der Seitenwände zu verursachen.

SCHLÜSSELFÄHIGKEITEN VON LAM

• Hohe Produktivität und Flexibilität sowohl in der Volumenproduktion als auch bei modernsten Entwicklungen, unabhängig von der Strukturgröße und der Art der Funktionselemente
• Exzellente Einheitlichkeit des Verfahrens auf einem Wafer, von Wafer zu Wafer und von Charge zu Charge
• Firmeneigene Technologien verbessern die beschädigungsfreie Partikelbeseitigung, und die Trocknung der Wafer erfolgt so, dass die Strukturen nicht kollabieren und sich keine Wasserflecken bilden
• Flexibilität zur Anpassung an Anforderungen bei Fehlstellen und Materialintegrität mit neuesten Verfahren der verdünnten Chemie und Lösungsmittelsystemen

HERAUSFORDERUNGEN FÜR DIE INDUSTRIE

Beim Wafer-Level Packaging (WLP) werden in den einzelnen Herstellungsphasen für verschiedene Schlüsselanwendungen Nassbearbeitungsschritte eingesetzt, die sich in ihren Verfahrensanforderungen erheblich voneinander unterscheiden. Nassreinigungsverfahren müssen Rückstände von vielen Oberflächenarten und unterschiedlichen Formen von Struktureinheiten selektiv und gründlich entfernen, darunter Bonding Pads, Bumps und Silizium-Durchkontaktierungen mit hohem Tiefen/Breiten-Verhältnis (HAR-TSVs). Nassätztechniken werden beim WLP auch für das Substratdünnen und für Anwendungen zur Reduzierung innerer Spannungen in Wafern eingesetzt. Die entsprechenden Prozesse müssen sowohl schnell als auch gut gesteuert sein. Aufgrund der großen Struktureinheiten sind außerdem hohe Durchsätze und geringe Herstellungskosten wichtig.

SCHLÜSSELFÄHIGKEITEN VON LAM

• Hohe Produktivität und Flexibilität
• Exzellente Einheitlichkeit des Verfahrens auf einem Wafer, von Wafer zu Wafer und von Charge zu Charge
• Geräteseitiger Schutz durch Bernoulli-Chuck
• Reduzierte Betriebskosten dank mehrfacher Umwälzung von Chemikalien
• Einzel-, Doppel- und Mehrkammerwerkzeuge mit Handhabung ultradünner Substrate für 150-mm- bis 300-mm- Wafer

HERAUSFORDERUNGEN FÜR DIE INDUSTRIE

Chiphersteller bemühen sich intensiv um einen besseren Randausschluss als wichtige Strategie zur Erhöhung der Anzahl der verwendbaren Dies auf der Waferfläche. Techniken zur Bearbeitung der Kanten haben deshalb für die Entwicklungsteams hohe Priorität. Mechanischer Abrieb oder innere Spannungen bei Schichtstapeln an der Waferkante können zur Delaminierung von Schichten und deren späterer Ablagerung auf der Waferfläche führen, und sich negativ auf die Ausbeute auswirken. Für die Immersion Lithography sind unbeschädigte Kanten absolut kritisch, da sich Störungen an der Kante auf den Wafer übertragen können und dann zu massiven Einbrüchen der Ausbeute führen. Mit Reinigungsschritten für diesen Bereich lassen sich Effekte an den Kanten als Quelle für ausbeutereduzierende Defekte reduzieren.

SCHLÜSSELFÄHIGKEITEN VON LAM

• Verbesserte Ausbeute durch selektive Entfernung unerwünschten Materials von den Waferkanten
• Schutz der aktiven Die-Fläche durch Plasmaverfahren mit firmeneigener Confinement Technology
• Systeme mit hoher Bereitschaftszeit und hohem Durchsatz. Exzellente Reproduzierbarkeit der Verfahren und effiziente Entfernung von Rückständen sowie Schichtstapeln mit unterschiedlichen Materialien in-situ zur Sicherstellung hoher Produktivität und gesteigertem Waferausstoß
• Branchenweit einziges Waferrandreinigungsprodukt, mit dem α-Carbon-Schichten und kohlenstoffreiche Rückstände entfernt werden können
• Metallfilmentfernung zur Vermeidung von Überschlägen beim Plasmaätzen und bei den Abscheidungsschritten