EOS®
Technologie: Rotations-Nassreinigungsverfahren
Lösungen: Transistor, Bonden, Strukturierung, Fortschrittliche Speichertechnologie
Der Wafer-Nassreinigungsprozess wird zwischen den einzelnen Schritten der Chip-Verarbeitung eingesetzt, sodass Rückstände und Fehler, die die Ausbeute verringern, eliminiert werden können. Eine fortwährende Geräteskalierung, immer komplexere Strukturen sowie der Einsatz von neuen Materialien stellen zusätzliche Anforderungen an die Fehlerreduzierung und erhöhen außerdem den Bedarf für eine bessere Produktivität im Bereich Wafer-Reinigung.
EOS, das neueste Lam-Produkt im Bereich Nassreinigung, verringert maßgeblich die Wafer-Fehlerraten und ermöglicht hohen Durchsatz, um den immer anspruchsvoller werdenden Anforderungen an Wafer-Reinigungsanwendungen, einschließlich den sich entwickelnden 3D-Strukturen, zu entsprechen.
Branchenspezifische Herausforderungen
Die Wafer-Reinigung ist eine wesentliche Funktion, die während der Halbleiterherstellung viele Male wiederholt werden muss. Mit Gerätegeometrien, die unter 20 nm schrumpfen, und dem Einführen neuer Materialien, steigt die Anzahl an Reinigungsschritten mit einer aggressiven Geschwindigkeit. Kompliziertere Reinigungsprozesse verlängern die Bearbeitungszeiten und erhöhen den Bedarf an eine höhere Gesamtproduktivität. Ausgereifte Reinigungsfunktionen sind unerlässlich, um zusätzliche technische Herausforderungen zu meistern. Beispielsweise erfordert eine Mehrfachstrukturierung eine zerfallsichere Trocknung und beschädigungsfreie Partikelentfernung. Reinigungsprozesse, die Materialverluste streng am untersten Limit halten, sind für FinFET, 3D NAND und andere 3D-Strukturen unerlässlich.
Hauptvorteile der Lam-Produkte
- Niedrige Fehlerraten durch fortschrittliche Konstruktion der Prozesskammer
- Optimierter Höchstdurchsatz mit bis zu 16 Prozesskammern
- Biegefreies Trocknen für Strukturen mit hohem Aspektverhältnis
- Hocheffiziente, beschädigungsfreie Partikelentfernung mit geschützter Technologie
- Gleichmäßigkeit innerhalb der Wafer mittels einer einzigartigen Verteilungstechnologie, um Materialverluste zu kontrollieren
Schlüsselanwendungen
- Partikel- und Polymerentfernung und Beseitigung von Rückständen
- Fotolackentfernung
- Rückseiten-/Kantenreinigung und Filmentfernung
Weiterlesen ››
DV-Prime® und Da Vinci®
Technologie: Spin-Nassreinigung
Lösungen: Transistoren, Leiterbahnen, Strukturierung, Packaging
Waferreinigungen erfolgen zwischen vielen Schritten der Chipherstellung, um Materialien von der Oberfläche zu entfernen, die das Produkt unbrauchbar machen würden. Unerwünschte mikroskopisch kleine Materialien – nicht größer als die winzigen Strukturen der Funktionselemente selbst – müssen effektiv beseitigt werden. Gleichzeitig müssen bei diesen Vorgängen selektiv Rückstände entfernt werden, die den Schichten der Funktionselemente chemisch ähnlich sind.
Auf Basis der innovativen Einzelwafer-Spin-Technologie von Lam unterstützen unsere Nassreinigungsprodukte die Verfahrensflexibilität, die für hohe Produktivität notwendig ist, um eine große Bandbreite von Waferreinigungsschritten während des gesamten Herstellungsablaufs zu unterstützen.
HERAUSFORDERUNGEN FÜR DIE INDUSTRIE
Waferreinigung ist eine kritische Funktion, die bei Halbleiterherstellungsprozessen von der Ausbildung von Funktionselementen bis zum Verpacken viele Male wiederholt werden muss. Mit der fortschreitenden Verkleinerung der Funktionselemente und der Einführung neuer Materialien wächst die Anzahl der Reinigungsschritte rasant. Außerdem gelten für die verschiedenen Schritte unterschiedliche Selektivitäts- und Fehlstellenanforderungen, die zur Erhöhung der Komplexität des Herstellungsprozesses beitragen. Für die nächste Generation von Funktionselementen müssen die Reinigungsverfahren mehreren Herausforderungen gerecht werden. Mehrfachstrukturierungsansätze erfordern zum Beispiel Trocknungsvorgänge ohne Kollabierung der Strukturen und beschädigungsfreie Partikelbeseitigung. Reinigungsverfahren mit präziser Steuerung der Materialverluste sind kritisch für FinFET-Transistor-Struktureinheiten, insbesondere bei heterogenen FinFETs. Bei Speicherbausteinen, die Strukturen mit hohen Tiefen/Breiten-Verhältnissen enthalten, müssen Rückstände vollständig entfernt werden, ohne mechanische Beschädigungen oder größere Einkerbungen der Seitenwände zu verursachen.
SCHLÜSSELFÄHIGKEITEN VON LAM
- Hohe Produktivität und Flexibilität sowohl in der Volumenproduktion als auch bei modernsten Entwicklungen, unabhängig von der Strukturgröße und der Art der Funktionselemente
- Exzellente Einheitlichkeit des Verfahrens auf einem Wafer, von Wafer zu Wafer und von Charge zu Charge
- Firmeneigene Technologien verbessern die beschädigungsfreie Partikelbeseitigung, und die Trocknung der Wafer erfolgt so, dass die Strukturen nicht kollabieren und sich keine Wasserflecken bilden
- Flexibilität zur Anpassung an Anforderungen bei Fehlstellen und Materialintegrität mit neuesten Verfahren der verdünnten Chemie und Lösungsmittelsystemen
SCHLÜSSELANWENDUNGEN
- Entfernung von Partikeln, Polymeren und Rückständen
- Rückseiten- und Waferrandreinigung
- Fotolackentfernung
- Siliziumsubstratdünnen/Spannungsreduzierung
- Underbump-Metallisierungsätzung
Weiterlesen ››
SP Series PRODUKTFAMILIE
Technologie: Spin-Nassreinigung
Lösungen: Packaging
Beim hochentwickelten Wafer-Level Packaging (WLP) gelten für die Nassreinigungsschritte zwischen den Prozessen zur Ausbildung der Gehäuse und der externen Kontaktierung erstaunlich komplexe Anforderungen. Bei diesen Verfahrensschritten sollen bestimmte Materialien vollständig entfernt werden, während andere unberührt bleiben sollen. Es sind jeweils Hunderte fragiler Strukturen betroffen. Dank ihrer vielseitigen Verarbeitungsfunktionen stellen die Produkte der Lam SP-Serie kosteneffiziente und in der Produktionspraxis bewährte Nassreinigungs-/Nassätzlösungen für diese anspruchsvollen WLP-Anwendungen dar.
HERAUSFORDERUNGEN FÜR DIE INDUSTRIE
Beim Wafer-Level Packaging (WLP) werden in den einzelnen Herstellungsphasen für verschiedene Schlüsselanwendungen Nassbearbeitungsschritte eingesetzt, die sich in ihren Verfahrensanforderungen erheblich voneinander unterscheiden. Nassreinigungsverfahren müssen Rückstände von vielen Oberflächenarten und unterschiedlichen Formen von Struktureinheiten selektiv und gründlich entfernen, darunter Bonding Pads, Bumps und Silizium-Durchkontaktierungen mit hohem Tiefen/Breiten-Verhältnis (HAR-TSVs). Nassätztechniken werden beim WLP auch für das Substratdünnen und für Anwendungen zur Reduzierung innerer Spannungen in Wafern eingesetzt. Die entsprechenden Prozesse müssen sowohl schnell als auch gut gesteuert sein. Aufgrund der großen Struktureinheiten sind außerdem hohe Durchsätze und geringe Herstellungskosten wichtig.
SCHLÜSSELFÄHIGKEITEN VON LAM
- Hohe Produktivität und Flexibilität
- Exzellente Einheitlichkeit des Verfahrens auf einem Wafer, von Wafer zu Wafer und von Charge zu Charge
- Geräteseitiger Schutz durch Bernoulli-Chuck
- Reduzierte Betriebskosten dank mehrfacher Umwälzung von Chemikalien
- Einzel-, Doppel- und Mehrkammerwerkzeuge mit Handhabung ultradünner Substrate für 150-mm- bis 300-mm- Wafer
SCHLÜSSELANWENDUNGEN
- Siliziumsubstratdünnen/Spannungsreduzierung
- Underbump-Metallisierungsätzung
- Fotolackentfernung
- Post-Deflux-Reinigung
Weiterlesen ››